記者23日從中國科學(xué)技術(shù)大學(xué)獲悉,該校潘建偉、朱曉波、彭承志教授和副教授陳福升等,基于超導(dǎo)量子處理器“祖沖之3.2號”在碼距為7的表面碼上實現(xiàn)了低于糾錯閾值的量子糾錯,演示了邏輯錯誤率隨碼距增加而顯著下降。這一成果使得我國達到了“低于閾值,越糾越對”的關(guān)鍵里程碑,同時也開辟了一條較美國谷歌公司更為高效的“全微波控制”新路徑,為未來大規(guī)模容錯量子計算奠定關(guān)鍵技術(shù)基礎(chǔ)。12月22日,該成果以封面論文和“編輯推薦”的形式發(fā)表于《物理評論快報》,美國物理學(xué)會《物理》欄目進行專題報道。
實現(xiàn)容錯通用量子計算機的必要條件是通過量子糾錯抑制量子比特的錯誤率以滿足大規(guī)模集成的要求。表面碼是目前最成熟的量子糾錯方案之一。然而,量子糾錯需要引入大量額外的量子比特和量子門操作,導(dǎo)致更多的噪聲源和錯誤通道。如果物理量子比特的原始錯誤率過高,增大糾錯碼距帶來的額外錯誤反而會淹沒糾錯帶來的收益,導(dǎo)致“越糾越錯”。其中,“泄漏錯誤”尤為致命——隨著系統(tǒng)規(guī)模的擴大,泄漏錯誤的累積效應(yīng)將成為阻礙糾錯性能提升的主要瓶頸。因而,如何使系統(tǒng)的整體操控精度突破一個嚴苛的“糾錯閾值”,從而實現(xiàn)“越糾越對”的量子糾錯,是衡量量子計算系統(tǒng)能否從實驗室原型走向?qū)嵱没年P(guān)鍵分水嶺。
在前期研究基礎(chǔ)上,中國科大團隊基于107比特“祖沖之3.2號”量子處理器,提出并成功實踐了一種全新的“全微波量子態(tài)泄漏抑制架構(gòu)”。研究團隊結(jié)合全微波量子態(tài)泄漏抑制架構(gòu),實現(xiàn)了碼距為7的表面碼邏輯比特。實驗結(jié)果顯示,邏輯錯誤率隨碼距增加顯著下降,錯誤抑制因子達到1.4,證明了系統(tǒng)已工作在糾錯閾值之下,成功達到了“越糾越對”的目標。
研究人員表示,全微波量子態(tài)泄漏抑制架構(gòu)具有天然的頻分復(fù)用特性,在硬件效率和擴展性上較谷歌的技術(shù)路線具有顯著優(yōu)勢,為未來構(gòu)建百萬比特級量子計算機提供了一種更具優(yōu)勢的解決方案。
友情鏈接: 政府 高新園區(qū)合作媒體
Copyright 1999-2025 中國高新網(wǎng)chinahightech.com All Rights Reserved.京ICP備14033264號-5
電信與信息服務(wù)業(yè)務(wù)經(jīng)營許可證060344號主辦單位:《中國高新技術(shù)產(chǎn)業(yè)導(dǎo)報》社有限責(zé)任公司